




TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

GIÁO TRÌNH

ĐIỆN TỬ SỐ



NHÀ XUẤT BẢN KHOA HỌC VÀ KỸ THUẬT

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI

Nguyễn Thị Thu Hà - Lê Văn Thái
Nguyễn Ngọc Anh

Để phục vụ cho công tác giảng dạy môn học Điện tử số, Bộ môn Kỹ thuật điện tử - Trường Đại học Công nghiệp Hà Nội đã biên soạn cuốn "Giáo trình Điện tử số". Giáo trình được trình bày một cách hệ thống nhằm đưa ra những khái niệm và lý thuyết cơ bản, đồng thời cung cấp cho sinh viên những kỹ năng và kinh nghiệm để áp dụng kiến thức vào thực tiễn. Cuốn giáo trình này sẽ là một tài liệu tham khảo hữu ích cho sinh viên và các nhà khoa học, kỹ sư trong việc nghiên cứu và ứng dụng kỹ thuật số.



Giáo trình ĐIỆN TỬ SỐ

Phụ lục: Tóm tắt một số khái niệm



Giáo trình này được biên soạn bởi các giảng viên của Bộ môn Kỹ thuật điện tử - Trường Đại học Công nghiệp Hà Nội. Với kết cấu các chương trình và nội dung rõ ràng, sinh động, dễ hiểu, giáo trình sẽ giúp sinh viên tiếp thu nhanh chóng các kiến thức cơ bản của môn học Điện tử số, từ đó làm nền tảng cho các môn học tiếp theo. Mặc dù đã hết sức cố gắng tuy nhiên giáo trình vẫn khó tránh khỏi những thiếu sót trong quá trình biên soạn. Chúng tôi rất mong nhận được ý kiến đóng góp của các em sinh viên và các đồng nghiệp để cuốn sách được hoàn thiện hơn trong những lần tái bản sau. Cảm ơn các bạn đã đọc và ủng hộ giáo trình này.



MỤC LỤC

Lời nói đầu	3
-------------	---

CHƯƠNG 1. CÁC HỆ ĐÉM VÀ MÃ

1.1. CÁC HỆ ĐÉM	9
1.1.1. Hệ đếm nhị phân	10
1.1.2. Hệ đếm bát phân	11
1.1.3. Hệ đếm thập lục phân	12
1.1.4. Chuyển đổi tổng quát giữa các hệ thống đếm	14
1.1.5. Các phép tính số học trong hệ nhị phân	16
1.2. MÃ	18
1.3. CÂU HỎI VÀ BÀI TẬP CHƯƠNG 1	22

CHƯƠNG 2. CÁC CÔNG LOGIC CƠ BẢN

2.1. ĐẠI SỐ LOGIC	24
2.1.1. Mở đầu	24
2.1.2. Các tiên đề và tính chất của đại số logic	24
2.1.3. Biến và hàm logic	27
2.1.4. Các hàm logic cơ bản	29
2.2. CÁC PHƯƠNG PHÁP BIẾU DIỄN HÀM LOGIC	30
2.2.1. Biểu diễn hàm logic bằng bằng chân lý (bảng giá trị, bảng trạng thái)	31
2.2.2. Biểu diễn hàm logic theo phương pháp hình học	32
2.2.3. Biểu diễn hàm logic bằng phương pháp đại số	33
2.2.4. Biểu diễn hàm logic bằng bảng (bìa) Karnaugh	35
2.3. CÁC PHẦN TỬ (CÔNG) LOGIC CƠ BẢN	37
2.3.1. Khái niệm	37

2.3.3. Phần tử và - AND	40
2.3.4. Phần tử hoặc - OR	42
2.3.5. Phần tử và - phủ định - NAND	44
2.3.6. Phần tử hoặc - phủ định - NOR	46
2.3.7. Phần tử cộng modul 2 - XOR (phân tử khác dấu)	49
2.3.8. Phần tử đồng dấu - XNOR (phân tử tương đương)	49
2.4. TỐI THIẾU HOÁ HÀM LOGIC	50
2.4.1. Khái niệm về tối thiểu hóa	50
2.4.2. Các phương pháp tối thiểu hóa hàm logic	52
2.5. CÂU HỎI VÀ BÀI TẬP CHƯƠNG 2	56

CHƯƠNG 3. MẠCH ĐIỆN CÔNG LOGIC

3.1. CÁC KHÁI NIỆM LIÊN QUAN	62
3.1.1. Tín hiệu tương tự và tín hiệu số	62
3.1.2. Mạch tương tự và mạch số	62
3.1.3. Biểu diễn các trạng thái logic 1 và 0	63
3.2. THÔNG SỐ KỸ THUẬT CỦA IC SỐ	64
3.2.1. Các đại lượng điện đặc trưng	64
3.2.2. Công suất tiêu tán (dissipation power)	65
3.2.3. Fan-Out (tài đầu ra)	65
3.2.4. Trễ lan truyền (Propagation delays)	66
3.2.5. Tích số tốc độ - công suất (speed- power product)	66
3.2.6. Độ miễn nhiễu (noise immunity) - Lề nhiễu (Noise margin)	67
3.2.7. Logic cấp dòng và logic nhận dòng	67
3.2.8. Tính Schmitt Trigger	68
3.3. MẠCH ĐIỆN CÔNG TTL	70
3.3.1. Cổng logic cơ bản họ TTL	70
3.3.2. Các kiểu đầu ra	70
3.3.3. Đặc tính họ TTL	73
3.4. MẠCH ĐIỆN CÔNG MOS	74
3.4.1. Cổng logic cơ bản NMOS	75
3.4.2. Cổng logic cơ bản CMOS	76
3.4.3. Các cổng logic CMOS khác	77
3.4.4. Đặc tính của họ logic MOS	79
3.4.5. Các loại CMOS	79
3.5. MẠCH ĐIỆN CÔNG ECL	80

3.6.1. Giao tiếp TTL - CMOS	81
3.6.2. Giao tiếp CMOS - TTL	82
3.7. CÁC THIẾT BỊ LOGIC LẬP TRÌNH	83
3.8. CÂU HỎI VÀ BÀI TẬP CHƯƠNG 3	84

CHƯƠNG 4. HỆ LOGIC TỔ HỢP

4.1. KHÁI NIỆM CHUNG	86
4.2. PHÂN TÍCH MẠCH LOGIC TỔ HỢP	87
4.3. THIẾT KẾ MẠCH TỔ HỢP	90
4.3.1. Phương pháp thiết kế mạch tổ hợp	90
4.3.2. Thiết kế mạch hai tầng	91
4.3.3. Thiết kế mạch nhiều tầng	94
4.4. MỘT SỐ MẠCH LOGIC TỔ HỢP THƯỜNG GẶP	96
4.4.1. Bộ cộng nhị phân	96
4.4.2. Bộ trừ nhị phân	98
4.4.3. Bộ so sánh (Comparator)	100
4.4.4. Mạch tạo và kiểm tra chẵn lẻ	102
4.4.5. Bộ ghép kênh và bộ tách kênh (MUX và DEMUX)	105
4.4.6. Mạch mã hóa và giải mã	111
4.5. CÂU HỎI VÀ BÀI TẬP CHƯƠNG 4	114

CHƯƠNG 5. HỆ LOGIC CÓ NHỚ

5.1. KHÁI NIỆM CHUNG	120
5.1.1. Khái niệm	120
5.1.2. Các mô hình của hệ logic có nhớ (hệ dây)	121
5.2. CÁC PHẦN TỬ NHỚ CƠ BẢN (FLIP FLOP – FF: T, D, SR, JK)	126
5.2.1. Khái niệm	126
5.2.2. Các loại Flip - Flop	127
5.2.3. Xác định các đầu vào kích cho các FF	132
5.2.4. Chuyển đổi giữa các loại FF	133
5.3. PHÂN TÍCH HỆ LOGIC CÓ NHỚ	134
5.4. THIẾT KẾ HỆ LOGIC CÓ NHỚ	138
5.5. BỘ ĐÊM	140
5.5.1. Khái niệm và phân loại	140

5.5.4. Bộ đếm nghịch, đồng bộ, mã nhị phân với $K_d = 2^n$	146
5.5.5. Bộ đếm thuận-nghịch, đồng bộ, mã nhị phân	147
5.5.6. Bộ đếm thập phân đồng bộ	149
5.5.7. Bộ đếm không đồng bộ (bộ đếm dị bộ)	150
5.6. BỘ GHI DỊCH	152
5.6.1. Định nghĩa	152
5.6.2. Bộ ghi dịch nối tiếp	152
5.6.3. Bộ ghi dịch song song	154
5.6.4. Đồ hình tổng quát của bộ ghi dịch (đồ hình DE BRUIJN)	155
5.6.5. Thiết kế bộ đếm dùng bộ ghi dịch	156
5.6.6. Thiết kế mạch tạo dãy tín hiệu tuần hoàn dùng bộ ghi dịch	158
5.7. BỘ NHỚ	160
5.7.1. Giới thiệu	160
5.7.2. Bộ nhớ chỉ đọc ROM (Read Only Memory)	162
5.7.3. Bộ nhớ truy cập ngẫu nhiên (Random Access Memory)	163
5.8. CÂU HỎI VÀ BÀI TẬP CHƯƠNG 5	164

CHƯƠNG 6. MỘT SỐ ỨNG DỤNG

6.1. NGUỒN MỘT CHIỀU HIỂN THỊ SỐ	171
6.1.1. Khối nguồn	171
6.1.2. Khối tạo dao động	172
6.1.3. Khối điều chỉnh nguồn	173
6.1.4. Khối bảo vệ dùng Role	174
6.1.5. Khối hiển thị	174
6.1.6. Nguyên lý hoạt động của mạch nguồn hiển thị số	175
6.2. ĐỒNG HỒ SỐ	178
6.2.1. Mạch đồng hồ cơ bản	178
6.2.2. Sơ đồ khôi hiển thị	179
Phụ lục A: Các vi mạch cổng và FF thông dụng	180
Phụ lục B: Các vi mạch tổ hợp thông dụng	183
Phụ lục C: Các vi mạch tuần tự thông dụng	